DISPLAY CONTROL DEVICE AND COMPUTER SYSTEM

Patent number: JP2001067054
Publication date: 2001-03-16
Inventor: IWAKI TSUTOMU

Applicant: TOKYO SHIBAURA ELECTRIC CO; TOSHIBA

COMPUTER ENG

Classification:

- International: G06F3/153; G09G5/00; G06F3/153; G09G5/00; (IPC1-

7): G09G5/00; G06F3/153


- european:

Application number: JP19990242199 19990827 Priority number(s): JP19990242199 19990827

Report a data error here

Abstract of JP2001067054

PROBLEM TO BE SOLVED: To realize multidisplay control between two digital monitors by a simple structure. SOLUTION: A graphic chip 19 is provided with two graphic engines 191, 192. selectors 193, 194, a DAC(digital-analog converter) 195, an LCD control circuit 196, and a path 197 for taking out a digital display signal from a preceding stage of the DAC 195 to the exterior of the chip just before the D/A conversion. The display signal taken out from the preceding stage of the DAC 195 by means of the path 197 is transmitted as a digital display signal (DIGITAL-RGB) to an external digital monitor by means of a transmitter 198. This enables images different from each other to be simultaneously displayed on an internal LCD and on the external LCD, respectively, without newly providing a logic circuit dedicated to the external monitor.



Data supplied from the ${\it esp@cenet}$ database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-67054

(P2001-67054A)

(43)公開日 平成13年3月16日(2001.3.16)

(51) Int.Cl. ⁷		識別記号	FΙ		テーマコード(参考)
G 0 9 G	5/00	5 1 0	G 0 9 G 5/	/00 5 1 0 V	5B069
		5 5 0		5 5 0 R	5 C 0 8 2
G06F	3/153	3 3 3	G 0 6 F 3/	/153 3 3 3 B	

審査請求 未請求 請求項の数12 OL (全 10 頁)


(21)出願番号	特願平11-242199	(71)出願人 000003078
(22)出願日	平成11年8月27日(1999.8.27)	株式会社東芝 神奈川県川崎市幸区堀川町72番地 (71)出願人 000221052 東芝コンピュータエンジニアリング株式会 社
		東京都青梅市新町3丁目3番地の1 (72)発明者 岩城 カ 東京都青梅市新町3丁目3番地の1 東芝 コンピュータエンジニアリング株式会社内
		(74)代理人 100058479 弁理士 鈴江 武彦 (外6名)
		最終頁に続く

(54) 【発明の名称】 表示制御装置およびコンピュータシステム

(57)【要約】

【課題】簡単な構成で、2つのデジタルモニタ間でのマルチディスプレイ制御の実現を図る。

【解決手段】グラフィクスチップ19には、2つのグラフィクスエンジン191,192、セレクタ193.194、DAC195、LCD制御回路196に加え、DAC195の前段からD/A変換直前のデジタルの表示信号をチップ外部に取り出すためのパス197が設けられている。このパス197によってDAC195の前段から取り出された表示信号は、トランスミッタ198を通じて、外部デジタルモニタにデジタル表示信号(DIGITAL_RGB)として伝送される。よって、新たに外部モニタ専用のロジックを設けることなく、内部LCDと外部LCDに互いに異なるイメージを同時表示することが出来る。



【特許請求の範囲】

【請求項1】 コンピュータのディスプレイモニタを制御する表示制御装置において、

ビデオメモリに描画されたデータを用いて表示信号を生成する手段と、

前記生成された表示信号が入力され、その入力された表示信号をデジタル信号からアナログ信号に変換することによってアナログモニタ用のアナログ表示信号を出力するD/A変換手段と、

前記D/A変換手段の前段から表示信号を取り出すため 10のパスとを具備し、

前記パスを介して取り出された表示信号を、デジタルモニタ用のデジタル表示信号として使用することを特徴とする表示制御装置。

【請求項2】 前記パスを介して取り出された表示信号をデジタルモニタに伝送するためのインターフェイスを さらに具備し、

前記インターフェイスは、前記パスを介して取り出された表示信号をパラレルデータからシリアルデータに変換する並直変換手段と、この並直変換手段によって得られ 20 たシリアルデータをシリアル伝送線路を介して前記デジタルモニタに伝送する手段とを含むことを特徴とする請求項1記載の表示制御装置。

【請求項3】 前記表示制御装置は1チップLSIから 構成されており、

前記D/A変換手段の前段の表示信号が前記1チップL SIの信号ピン上に導出されるように、前記パスは前記 D/A変換手段の前段と前記1チップLSIの信号ピン との間に配置されていることを特徴とする請求項1記載 の表示制御装置。

【請求項4】 前記表示制御装置は1チップLSIから 構成されており、

前記インターフェイスは前記1チップLS1に内蔵されていることを特徴とする請求項2記載の表示制御装置。

【請求項5】 互いに異なる表示イメージを生成するための第1 および第2 のグラフィクスエンジンと、

前記第1または第2のグラフィクスエンジンによって生成された表示信号が入力され、その入力された表示信号をデジタル信号からアナログ信号に変換することによってアナログモニタ用のアナログ表示信号を出力するD/A変換手段と、

前記第1または第2のグラフィクスエンジンによって生成された表示信号が入力され、その入力された表示信号を用いてフラットパネルディスプレイを制御するためのデジタル表示信号を生成するフラットパネル制御手段と、

前記D/A変換手段の前段から表示信号を取り出すためのパスとを具備し、

前記パスを介して取り出された表示信号を、デジタルモ イモニタとして ニタ用のデジタル表示信号として使用することを特徴と 50 テムであって、

する表示制御装置。

【請求項6】 前記パスを介して取り出された表示信号 をデジタルモニタに伝送するためのインターフェイスを さらに具備し、

2

前記インターフェイスは、前記パスを介して取り出された表示信号をパラレルデータからシリアルデータに変換する並直変換手段と、この並直変換手段によって得られたシリアルデータをシリアル伝送線路を介して前記デジタルモニタに伝送する手段とを含むことを特徴とする請求項5記載の表示制御装置。

【請求項7】 前記表示制御装置は1チップLSIから 構成されており、

前記D/A変換手段の前段の表示信号が前記1チップL SIの信号ピン上に導出されるように、前記パスは前記 D/A変換手段の前段と前記1チップLSIの信号ピン との間に配置されていることを特徴とする請求項5記載 の表示制御装置。

【請求項8】 前記表示制御装置は1チップLSIから 構成されており、

0 前記インターフェイスは前記1チップLSIに内蔵されていることを特徴とする請求項6記載の表示制御装置。

【請求項9】 第1および第2のグラフィクスエンジンを有し、アナログモニタおよび第1のデジタルモニタに 互いに異なるイメージを同時表示することが可能な表示 制御装置において、

前記アナログモニタ用のアナログ表示信号を出力するためのD/Aコンバータの前段からD/A変換前の表示信号を取り出すためのパスと、

前記パスによって取り出された表示信号を第2のデジタ 30 ルモニタに伝送するためのインターフェイスとを具備 し、

前記第1および第2のデジタルモニタに互いに異なるイメージを同時表示できるように構成されていることを特徴とする表示制御装置。

【請求項10】 ビデオメモリと、

前記ビデオメモリに描画されたデータを用いて表示信号 を生成する手段と、

前記生成された表示信号が入力され、その入力された表示信号をデジタル信号からアナログ信号に変換すること によってアナログモニタ用のアナログ表示信号を出力する D/A変換手段と、

前記D/A変換手段の前段から表示信号を取り出すためのパスとを具備し、

前記パスを介して取り出された表示信号を、デジタルモニタ用のデジタル表示信号として使用することを特徴とするコンピュータシステム。

【請求項11】 フラットパネルディスプレイと、外部 アナログモニタおよび外部デジタルモニタをディスプレイモニタとして使用することが可能なコンピュータシステムであって

互いに異なる表示イメージを生成するための第1および 第2のグラフィクスエンジンと、

前記第1または第2のグラフィクスエンジンによって生成された表示信号が入力され、その入力された表示信号をデジタル信号からアナログ信号に変換することによって前記外部アナログモニタ用のアナログ表示信号を出力するD/A変換手段と、

前記第1または第2のグラフィクスエンジンによって生成された表示信号が入力され、その入力された表示信号を用いて前記フラットパネルディスプレイを制御するた 10 めのデジタル表示信号を生成するフラットパネル制御手段と、

前記D/A変換手段の前段から表示信号を取り出すためのパスとを具備し、

前記パスを介して取り出された表示信号を、前記外部デジタルモニタ用のデジタル表示信号として使用することを特徴とするコンピュータシステム。

【請求項12】 フラットパネルディスプレイをディスプレイモニタとして備え、前記フラットパネルディスプレイおよび外部のアナログモニタを制御することが可能 20なコンピュータシステムにおいて、

前記アナログモニタ用のアナログ表示信号を出力するためのD/Aコンバータの前段からD/A変換前の表示信号を取り出すためのパスと、

前記パスによって取り出された表示信号を第2のデジタルモニタに伝送するためのインターフェイスとを具備し、

前記第1および第2のデジタルモニタに互いに異なるイメージを同時表示できるように構成されていることを特徴とするコンピュータシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は表示制御装置および コンピュータシステムに関し、特にマルチディスプレイ 機能を有する表示制御装置およびコンピュータシステム に関する。

[0002]

【従来の技術】近年、ノートブックタイプおよびデスクトップタイプの各種パーソナルコンピュータ(PC)が開発されている。デスクトップPCのディスプレイモニ 40 タおよびノートPCの外付けディプレイモニタとしては、従来より、アナログCRTモニタが使用されていた。しかし、最近では、LCDの低価格化・大型化に伴い、LCDを利用したデジタルモニタが普及し始めている。

【0003】デジタルモニタを制御するためには、コンピュータ本体からデジタルRGB信号を出力することが必要となる。デスクトップPCで使用されるグラフィックチップのようにアナログRGBインターフェイスしか持たないグラフィックチップについては、新たにデジタ

ルモニタ用のLCD制御ロジックを設けることが必要となり、コストアップにつながる。アナログRGB信号を再度デジタル信号に変換することによってデジタルモニタ用のデジタルRGB信号を得ることも可能であるが、この場合には、何度もの変換処理によって画質の低下を招く等の問題が生じる。

【0004】一方、ノートPCで使用されるグラフィックチップのようにアナログRGBインターフェイスとLCD専用インターフェイスの双方を標準装備しているグラフィックチップについては、そのLCD専用インターフェイスから外部デジタルモニタ用のデジタルRGB信号を取り出すことができる。この場合、新たにデジタルモニタ用のLCD制御ロジックを設ける必要はないので、容易に外部デジタルモニタの制御が可能となる。

[0005]

【発明が解決しようとする課題】しかし、このようにLCD専用インターフェイスから内部LCDモニタ用と外部デジタルモニタ用の双方の表示信号を取り出すという方式を採用した場合には、2つのデジタルモニタ(内部LCDモニタおよび外部デジタルモニタ)に互いに異なるイメージを同時表示するという問題が生じる。【0006】すなわち、LCD専用インターフェイスから内部LCDモニタ用と外部デジタルモニタ用の双表示信号を取り出す方式では、内部LCDモニタの表示信号と外部デジタルモニタの表示信号は常に同じものとなってしまい、2つのデジタルモニタ(内部LCDモニタおよび外部デジタルモニタ)間ではマルチディスプレイを利用することができなくなる。

30 【0007】本発明はこのような事情に鑑みてなされたものであり、アナログRGBインターフェイスに設けられたD/Aコンバータの前段の表示信号をデジタルモニタの制御に利用できるようにし、簡単な構成でデジタルモニタの制御や2つのデジタルモニタ間でのマルチディスプレイ制御を実現することが可能な表示制御装置およびコンピュータシステムを提供することを目的とする。

[0008]

【課題を解決するための手段】上述の課題を解決するため、本発明は、コンピュータのディスプレイモニタを制御する表示制御装置において、ビデオメモリに描画されたデータを用いて表示信号を生成する手段と、前記生成された表示信号が入力され、その入力された表示信号をデジタル信号からアナログ信号に変換することによってアナログモニタ用のアナログ表示信号を出力するD/A変換手段の前段から表示信号を取り出すためのパスとを具備し、前記パスを介して取り出された表示信号を、デジタルモニタ用のデジタル表示信号として使用することを特徴とする。

クチップのようにアナログRGBインターフェイスしか 【0009】この表示制御装置においては、D/A変換 持たないグラフィックチップについては、新たにデジタ 50 手段の前段から表示信号を取り出すためのパスが設けら れているので、そのパスを介して取り出された表示信号をデジタルモニタ用の表示信号として使用することが出来る。よって、デスクトップPCで使用されるグラフィックチップのようにアナログRGBインターフェイスしか持たないグラフィックチップにおいても、新たにデジタルモニタ用の表示制御ロジックを設けることなく、チップ内にその内部信号を信号ピン上に導出するためのパスを設けるだけで、デジタルモニタの制御が可能となる。

【0010】また、前記パスを介して取り出された表示 10 信号をデジタルモニタに伝送するためのインターフェイスは、前記パスを介して取り出された表示信号をパラレルデータからシリアルデータに変換する並直変換手段と、この並直変換手段によって得られたシリアルデータをシリアル伝送線路を介して前記デジタルモニタに伝送する手段とによって実現することが出来る。D/A変換手段の前段から表示信号を取り出すことにより、このような簡単な信号伝送機能を付加するだけでデジタルモニタの制御を行うことが可能となる。

【0011】また、本発明の表示制御装置は、互いに異 20 なる表示イメージを生成するための第1および第2のグラフィクスエンジンと、前記第1または第2のグラフィクスエンジンによって生成された表示信号が入力され、その入力された表示信号をデジタル信号からアナログ信号に変換することによってアナログモニタ用のアナログ表示信号を出力するD/A変換手段と、前記第1または第2のグラフィクスエンジンによって生成された表示信号を出力され、その入力された表示信号を用いてフラットパネルディスプレイを制御するためのデジタル表示信号を生成するフラットパネル制御手段と、前記D/A変換手段の前段から表示信号を取り出すためのパスとを具備し、前記パスを介して取り出された表示信号を、デジタルモニタ用のデジタル表示信号として使用することを特徴とする。

【0012】この表示制御装置においては、D/A変換手段の前段からデジタルモニタ用の表示信号を取り出すことにより、新たにデジタルモニタ用の表示制御ロジックを設けることなく、フラットパネルディスプレイとデジタルモニタとの2つのデジタルモニタ間でのマルチディスプレイを実現することが可能となる。また、グラフィクスチップ内にその内部信号を信号ピン上に導出するためのパスを設けるだけで済むので、デジタルモニタ間のマルチディスプレイに対応したグラフィクスチップをローコスト、短納期で開発することが可能となる。

[0013]

【発明の実施の形態】以下、図面を参照して本発明の実施形態を説明する。

【0014】(第1実施形態)図1には、本発明の第1 実施形態に係るコンピュータシステムのシステム構成が 示されている。このコンピュータシステムはアナログC 50 R T モニタをディスプレイモニタとして使用するデスクトップタイプのP C であり、図示のように、C P U 1 1、ホストーP C I ブリッジ 1 2、主メモリ 1 3、 I / O コントローラ 1 4、 グラフィクスチップ 1 5、 ビデオ R A M (V R A M) 1 6、 および他の各種 P C I デバイス 1 7. 1 8 などから構成されている。

【0015】CPU11は本システム全体を制御するためのものであり、主メモリ13上にロードされたオペレーティングシステムおよび各種アプリケーションプログラム等を実行する。ホストーPC1ブリッジ12はCPUバス1とPCIバス2間を双方向で接続するためのブリッジLSIであり、ここには主メモリ13をアクセス制御するためのメモリコントローラも内蔵されている。I/Oコントローラ14は、例えばハードディスクドライブやCD-ROMドライブなどのIDEデバイスの制御や、各種通信ポートの制御などを行う。

【0016】グラフィクスチップ15はディスプレイモニタを制御するための表示コントローラであり、1チップLSIから構成されている。グラフィクスチップ15はアナログCRTディスプレイの制御に加え、例えばTFTタイプのLCDなどから構成されるデジタルモニタの制御機能を有している。グラフィクスチップ15には、図示のように、グラフィクスエンジン(GE)151、およびデジタルーアナログコンバータ(DAC)152が設けられている。

【0017】グラフィクスエンジン(GE)151は、CPU11によってVRAM16に描画されたデータから表示信号を生成するための内部エンジンであり、カラーパレット、アトリビュートコントローラなどを含むVGA互換ロジック部に加え、2D/3D演算用の2D/3Dエンジン、および動画などのビデオデータを処理するためのVIDEOエンジンなどから構成されている。グラフィクスエンジン(GE)151によって得られた表示信号はDAC152に送られ、そこでアナログCRTディスプレイ用のアナログ表示信号(ANALOG_RGB)に変換された後にアナログCRTディスプレイに出力される。

【0018】本実施形態のグラフィクスチップ15においては、デジタルモニタ用の専用の表示制御ロジックを設けずにデジタルモニタを制御できるようにするため、図示のように、DAC152の前段からD/A変換直前のデジタルの表示信号を取り出すためのパス153が追加されている。このパス153によって、DAC152の前段の内部的な表示信号を、デジタルモニタ用の表示信号としてグラフィクスチップ15外部に導出することが可能となる。

【0019】パス153は、DAC152の前段部とグラフィクスチップ15に設けられたデジタルモニタ用の表示制御信号ピン群との間に配置されている。このパス153によってDAC152の前段から取り出された表

示信号は、グラフィクスチップ15に設けられた信号ピ ン群につながれたトランスミッタ(LCDトランスミッ タ) 154に送られ、そしてそのトランスミッタ154 を通じて、デジタルモニタにデジタル表示信号(DIG ITAL__RGB)として伝送される。トランスミッタ 154は、基本的には、パス153によってグラフィク スチップ15の信号ピン群に取り出されたDAC152 前段の表示信号をそのままのタイミングで伝送すればよ LVDS (Low Voltage Diffre ntial Signalling)やパネルリンクな 10 めにグラフィクスチップ 1.5 に設けることが必要なピン どのよく知られたLCDシリアルインターフェイス用デ バイスをトランスミッタ154として使用することがで きる。

【0020】グラフィクスチップ15による表示制御処 理の流れは以下の通りである。

【0021】1. グラフィクスチップ15の内部エン ジンであるグラフィクスエンジン(CE)151からD AC152に表示信号が送られる。

【0022】2. DAC152に入力された表示信号 は、ANALOG_RGB信号となってアナログCRT 20 パラレル/シリアル変換回路 (P/S) 201に入力さ ディスプレイに出力される。

【0023】3. DAC152に入力される表示信号 は、DAC152の入力部前段でパス153によってグ ラフィクスチップ15外部に導出され、トランスミッタ 154に出力される。

【0024】4. トランスミッタ152に入力された 表示信号は、LVDS線路等を介してデジタルモニタ用 の表示信号(DIGITAL_RGB)としてデジタル モニタにシリアル伝送される。

【0025】以上により、パス154を介して取り出さ 30 れた内部データを、デジタルモニタ用のデジタル表示信 号として使用することが可能となる。

【0026】図2には、グラフィクスチップ15の第2 の構成例が示されている。

【0027】図2においては、トランスミッタ152が グラフィクスチップ15に内蔵されている点だけが図1 と異なっており、他の点は図1と同じである。

【0028】グラフィクスチップ15による表示制御処 理の流れは以下の通りである。

【0029】1. グラフィクスチップ15の内部エン 40 ジンであるグラフィクスエンジン (GE) 151からD A C 1 5 2 に表示信号が送られる。

【0030】2. DAC152に入力されたデータ は、ANALOG_RGB信号となってアナログCRT ディスプレイに出力される。

【0031】3. DAC152に入力される表示信号 は、DAC152の人力部前段でパス153によってト ランスミッタ154に出力される。

【0032】4. トランスミッタ」52に入力された 表示信号は、デジタルモニタ用の表示信号(DIGIT 50 AL_RGB) としてグラフィクスチップ15外部に導 出され、それがLVDS線路等を介してデジタルモニタ にシリアル伝送される。

【0033】以上により、パス154を介して取り出さ れた内部データを、デジタルモニタ用のデジタル表示信 号として使用することが可能となる。また、トランスミ ッタ152がグラフィクスチップ15に内蔵されている ので、グラフィクスチップ15外部に導出されるのはシ リアル変換後の信号となり、デジタルモニタの制御のた 数を低減することが可能となる。

【0034】図3には、図1および図2で説明したトラ ンスミッタ152の具体的な回路構成が示されている。 【0035】トランスミッタ152は、図示のように、 パラレル/シリアル変換回路(P/S)201と、複数 の差動出力バッファ202とから構成されている。DA C152前段の表示信号は、それぞれN(N>1)ビッ トのR, G, Bデータと、水平同期信号、垂直同期信号 などの制御データとから構成されており、これら信号が れ、そこで低電圧信号への変換と、シリアル信号への変 換が行われる。そして、パラレル/シリアル変換回路 (P/S)201によって得られたシリアルRデータ、 シリアルGデータ、シリアルBデータ、およびシリアル 制御データが、複数の差動出力バッファ202からそれ

を示す伝送クロック(CLK)も伝送も行われる。 【0036】デジタルモニタ側では、トランスミッタ1 52から送信されたシリアルデータがパラレルデータに 戻され、それがLCDパネルコントローラに入力された 実際の表示信号として用いられる。

ぞれ伝送される。これらシリアルデータ(DATA)の

伝送と並行して、そのシリアルデータの伝送タイミング

【0037】 (第2実施形態) 図4には、本発明の第2 実施形態に係るコンピュータシステムのシステム構成が 示されている。このコンピュータシステムは内部LCD モニタをディスプレイモニタとして使用するノートブッ クタイプのPCであり、内部LCDモニタの他、外部ア ナログCRTディスプレイ、外部ディスプレイモニタの 制御機能も有している。

【0038】本第2実施形態のPCにおいては、図1の グラフィクスチップ15の代わりに、マルチディスプレ イ対応のグラフィクスチップ19が設けられており、他 のハードウェア構成は基本的に図1と同じである。ま た、オペレーティングシステムとしては、例えばマイク ロソフト社のWindows 9 8 のような、マルチディ スプレイ対応のOSが使用される。マルチディスプレイ は互いに異なるイメージを複数のディスプレイモニタに 同時表示する技術であり、ディファレント・イメージと 称されることもある。

【0039】このマルチディスプレイの機能は、VRA

20

MI6上に用意された2つのオンスクリーンエリアに描 画されたデータを用いて互いに異なるイメージを生成 し、それらイメージを異なる2つのディスプレイモニタ に同時表示することによって実現される。本実施形態で は、内部LCDと外部アナログCRTモニタとの間での マルチディスプレイ表示のみならず、内部LCDと外部 デジタルモニタと間のでのマルチディスプレイ表示をも 実現するために、以下のような構成のグラフィクスチッ プ19が利用されている。

【0040】このグラフィクスチップ19はディスプレ 10 イモニタを制御するための表示コントローラであり、1 チップLSIから構成されている。グラフィクスチップ 19は本システムの標準ディスプレイモニタである内部 LCDの制御に加え、外部アナログCRTモニタと、例 えばTFTタイプのLCDなどから構成される外部デジ タルモニタの制御機能を有している。グラフィクスチッ プ19には、図示のように、第1のグラフィクスエンジ ン(GE1)191、第2のグラフィクスエンジン(G E 2) 192、第1および第2のセレクタ(SEL) 1 93,194、デジタルーアナログコンバータ(DA C) 195、およびLCD制御回路196が設けられて

【0041】第1および第2の2つのグラフィクスエン ジン(GE1, GE2) 191, 192は、互いに異な る表示イメージを生成するための内部エンジンである。 すなわち、第1のグラフィクスエンジン(GE1)19 1は、СРИ11によってVRAM16の第1のオンス クリーンエリアに描画されたデータから表示信号を生成 し、第2のグラフィクスエンジン(GE2)192は、 CPU11によってVRAM16の第2のオンスクリー ンエリアに描画されたデータから表示信号を生成する。 これら2つのグラフィクスエンジン(GE1, GE2) 191,192によって得られた表示信号をそれぞれ用 いて異なる2つのディスプレイモニタを制御することに より、図5に示すように、1つのグラフィクスチップ1 9にて2つのディスプレイモニタに互いに異なる画面イ メージを同時表示するという、エチップー2ディスプレ イ方式のマルチディスプレイ(ディファレント・イメー ジ)を実現することができる。画面解像度、色数など は、各画面毎に設定するとができる。

【0042】第1のセレクタ(SEL)193はDAC 195に入力される表示信号を選択するためのものであ り、第1および第2の2つのグラフィクスエンジン(G E1. GE2) 191, 192の中からいずれか一方の 出力を選択してDAC195に出力する。同様に、第2 のセレクタ(SEL)194はLCD制御回路196に 入力される表示信号を選択するためのものであり、第1 および第2の2つのグラフィクスエンジン(GE1、G E 2) 191, 192の中からいずれか一方の出力を選 択してLCD制御回路196に出力する。マルチディス 50

プレイ時には、DAC195とLCD制御回路196に 互いに異なる表示信号が入力されるように、セレクター 93, 194による選択動作が行われる。

10

【0043】DAC195はセレクタ193によって選 択された表示信号をデジタル信号からアナログ信号に変 換し、アナログCRTモニタ用のアナログ表示信号(A NALOG_RGB) を出力する。LCD制御回路19 6は内部 LCD専用の表示制御回路であり、セレクタ1 94によって選択された表示信号を内部LCD用のタイ ミングに変換してデジタル表示信号(DIGITAL_ RGB)を生成し、それを内部LCDに出力する。この LCD制御回路196には、TFT、およびデュアルス キャン制御が必要とされるDSTN、の双方に対応する タイミング制御回路が内蔵されており、内部LCDとし て使用されるLCDのタイプに合わせて表示制御タイミ ングを変更することが出来る。さらに、LCD制御回路 196には、表示イメージを画面中央に設定するための センタリング処理回路、表示イメージを画面全体に引き 延ばすストレッチ処理回路なども内蔵されている。

【0044】もしLCD制御回路196の出力から外部 デジタルモニタ用の表示信号を取り出すという方式を採 用した場合、内部LCDと外部デジタルモニタの表示イ メージは常に同じににってしまい、内部LCDと外部デ ジタルモニタとの間のデュアルディスプレイを実現する ことはできない。

【0045】そこで、本実施形態のグラフィクスチップ 19においては、図示のように、DAC195の前段か らD/A変換直前のデジタルの表示信号を取り出すため のパス197が追加されている。このパス193によっ て、セレクタ193によって選択された後のDAC15 2前段の内部的な表示信号を、外部デジタルモニタ用の 表示信号としてグラフィクスチップ19外部に導出する ことが可能となる。

【0046】パス197は、DAC195の前段部とグ ラフィクスチップ19に設けられたデジタルモニタ用の 表示制御信号ピン群との間に配置されている。このパス 197によってDAC195の前段から取り出された表 示信号は、グラフィクスチップ19に設けられた信号ピ ン群につながれたトランスミッタ(LCDトランスミッ 40 タ) 198に送られ、そしてそのトランスミッタ198 を通じて、デジタルモニタにデジタル表示信号(DIG ITAL_RGB)として伝送される。トランスミッタ 198は、基本的には、パス197によってグラフィク スチップ19の信号ピン群に取り出されたDAC195 前段の表示信号をそのままのタイミングで伝送すればよ K. LVDS (Low Voltage Diffre ntial Signalling) やパネルリンクな どのよく知られたLCDシリアルインターフェイス用デ バイスをトランスミッタ197として使用することがで きる。この場合、トランスミッタ198の回路構成とし

ては図3の回路を使用することが出来る。

【0047】LCD制御回路196とは異なり、トラン スミッタ198は表示信号を伝送するだけであるので、 外部デジタルモニタはアナログCRTモニタと基本的に 同一のタイミングで制御されることになる。外部デジタ ルモニタとしてTFTタイプのLCD等を使用すれば、 問題なく、外部デジタルモニタへの表示を行うことが出 来る。

【0048】図6には、2つのデジタルモニタ(内部し CD、外部デジタルモニタ) 間で行われるマルチディス 10 プレイの様子が示されている。

【0049】VRAM16には、グラフィクス表示に用 いられる2つのオンスクリーンエリア161,162 と、動画などのビデオデータの表示に用いられるオフス クリーンエリア 163 が用意されている。2 つのオンス クリーンエリア 16 I. 162には、OSの制御の下、 アプリケーションプログラム等によって作成された異な るデータが描画される。例えば、ワープロソフトの画面 データがオンスクリーンエリア161に描画され、表計 算ソフトの画面データがオンスクリーンエリア 1 6 2 に 20 描画される。また、プレゼンテーションソフトなどのア プリケーションについては、プレゼンテーション用の画 面データと、プレゼンテータ用原稿のテキストデータか ら構成される画面データを、それぞれ異なるオンスクリ ーンエリア 161,162に描画するといった制御を行 うこともできる。

【0050】セレクタ193によってグラフィクスエン ジン(GE1)191を選択し、セレクタ194によっ てグラフィクスエンジン(GE2)192を選択した場 合、図示のように、オンスクリーンエリア161の描画 30 が送られる。 データに基づく表示イメージ(A)が外部デジタルモニ タに表示され、オンスクリーンエリア 162の描画デー タに基づく表示イメージ(B)が内部LCDに表示され る。

【0051】図7には、第1および第2の2つのグラフ ィクスエンジン(GE1, GE2) 191, 192それ ぞれの機能構成が模式的に示されている。

【0052】第1のグラフィクスエンジン(GE1)1 91には、図示のように、2Dエンジン301、3Dエ ンジン302、ビデオエンジン303、VGA互換ロジ 40 ック304などが設けられており、また第2のグラフィ クスエンジン(GE2) 192には、2Dエンジン40 1、3Dエンジン402、ビデオエンジン403などが 設けられている。VGA互換ロジック304はVGA互 換の表示制御を行うためのコアロジックであり、ここに はカラーパレット、アトリビュートコントローラなどが 含まれている。マルチディスプレイ時においては、VG A互換ロジック304は第1および第2の2つのグラフ ィクスエンジン(GE1, GE2)191,192間で 共用される。

【0053】第1のグラフィクスエンジン(GE1)1 91において、2Dエンジン301および3Dエンジン 302は、オンスクリーンエリア161の描画データに 対して2D演算、3D演算をそれぞれ施すために使用さ れる。ビデオエンジン303は、オフスクリーンエリア 163のビデオデータに対してYUV/RGBの色変換 処理、動き補償処理、オンスクリーンエリア 161の描 画データから生成されたグラフィクスデータとの合成処 理などを行う。

12

【0054】同様に、第2のグラフィクスエンジン(G E2) 192においても、2Dエンジン401および3 Dエンジン402は、オンスクリーンエリア162の描 画データに対して2D演算、3D演算をそれぞれ施すた めに使用される。ビデオエンジン403は、オフスクリ ーンエリア163のビデオデータに対してYUV/RG Bの色変換処理、動き補償処理、オンスクリーンエリア 162の描画データから生成されたグラフィクスデータ との合成処理などを行う。

【0055】また、第1のグラフィクスエンジン(GE 1) 191はプライマリーエンジンとして機能し、マル チディスプレイを使用しない通常表示の場合には、第1 のグラフィクスエンジン(GE1)191のみが使用さ れ、第2のグラフィクスエンジン(GE2)192は使 用されない。

【0056】以下、グラフィクスチップ19による表示 制御処理の流れを説明する。

【0057】1. グラフィックスチップ19の2つの グラフィクスエンジン (GE1, GE2) 191, 19 2からDAC195とLCD制御回路196に表示信号

【0058】2. グラフィクスエンジン(GE1)1 91からの表示信号と、グラフィクスエンジン(GE 2) 192からの表示信号は、セレクタ193, 194 の働きによって、DAC195およびLCD制御回路1 96のどちらか任意の一方もしくは、両方に出力され る。マルチディスプレイ時には、グラフィクスエンジン (GE1) 191からの表示信号と、グラフィクスエン ジン(GE2)192からの表示信号のいずれか一方が、 DAC195に、他方がLCD制御回路196に送られ る。

【0059】3. DAC195に入力された表示信号 は、ANALOG_RGB信号となって外部アナログC RTモニタに出力される。

【0060】4. LCD制御回路196に入力された 表示信号はは、DIGITAL_RGB信号となって内 部LCDに出力される。

【0061】5. DAC195に入力される表示信号 は、DAC195の入力部前段でパス197によってグ ラフィクスチップ 19外部に導出され、トランスミッタ 50 198に出力される。

【0062】6. トランスミッタ198に入力された 表示信号は、LVDS線路等を介してデジタルモニタ用 の表示信号(DIGITAL_RGB)として外部デジ タルモニタにシリアル伝送される。

【0063】以上により、パス197を介して取り出さ れた内部データを外部デジタルモニタ用のデジタル表示 信号として使用することが可能となり、内部LCDと外 部デジタルモニタとの間のマルチディスプレイを実現す ることが出来る。また、グラフィクスチップ19内にそ の内部信号を信号ピン上に導出するためのパス197を 10 が、同様の構成は複数のチップを基板上に搭載してなる 設けるだけで済むので、デジタルモニタ間のマルチディ スプレイに対応したグラフィクスチップ19をローコス ト、短納期で開発することが可能となる。

【0064】図8には、グラフィクスチップ19の第2 の構成例が示されている。

【0065】図8においては、トランスミッタ198が グラフィクスチップ19に内蔵されている点だけが図4 と異なっており、他の点は図4と同じである。

【0066】グラフィクスチップ19による表示制御処 理の流れは以下の通りである。

【0067】1. グラフィックスチップ19の2つの グラフィクスエンジン(GE1, GE2) 191, 19 2からDAC195とLCD制御回路196に表示信号 が送られる。

【0068】2. グラフィクスエンジン(GE1)1 9 1 からの表示信号と、グラフィクスエンジン (GE 2) 192からの表示信号は、セレクタ193, 194 の働きによって、DAC195およびLCD制御回路1 96のどちらか任意の一方もしくは、両方に出力され る。マルチディスプレイ時には、グラフィクスエンジン 30 スチップの他の構成を示す図。 (GE1)191からの表示信号と、グラフィクスエン ジン(GE2)192からの表示信号のいずれか一方が DAC195に、他方がLCD制御回路196に送られ る。

【0069】3. DAC195に入力された表示信号 は、ANALOG_RGB信号となって外部アナログC RTモニタに出力される。

【0070】4. LCD制御回路196に入力された 表示信号はは、DIGITAL__RGB信号となって内 部LCDに出力される。

【0071】5. DAC195に入力される表示信号 は、DAC195の入力部前段でパス197によってト ランスミッタ198に出力される。

【0072】6. トランスミッタ198に入力された 表示信号は、デジタルモニタ用の表示信号(DIGIT A L R G B) としてグラフィクスチップ 19外部に導 出され、それがLVDS線路等を介して外部デジタルモ ニタにシリアル伝送される。

【0073】パス197を介して取り出された内部デー タを外部デジタルモニタ用のデジタル表示信号として使 50 用することが可能となり、内部LCDと外部デジタルモ ニタとの間のマルチディスプレイを実現することが出来 る。また、トランスミッタ198がグラフィクスチップ 19に内蔵されているので、グラフィクスチップ19外 部に導出されるのはシリアル変換後の信号となり、デジ タルモニタの制御のためにグラフィクスチップ19に設 けることが必要なピン数を低減することが可能となる。

14

【0074】なお、以上の各実施形態は1チップしSI から構成されるグラフィクスチップを例示して説明した グラフィクスカードなどにも適用することが出来る。ま た、各グラフィクスエンジンから出力される表示信号は RGB信号に限らず、YUV信号であってもよい。

【0075】また、第2実施形態では、2つのグラフィ クスエンジンを使用する場合を説明したが、3つ以上の グラフィクスエンジンを使用し、3つ以上の異なるイメ ージを異なるディスプレイモニタに同時表示するように 構成することも可能である。

[0076]

20 【発明の効果】以上説明したように、本発明によれば、 アナログRGBインターフェイスに設けられたD/Aコ ンバータの前段の表示信号をデジタルモニタの制御に利 用できるようになり、簡単な構成でデジタルモニタの制 御や2つのデジタルモニタ間でのマルチディスプレイ制 御を実現することが可能となる。

【図面の簡単な説明】

【図1】本発明の第1実施形態に係るコンピュータシス テム構成を示すブロック図。

【図2】同実施形態のシステムで使用されるグラフィク

【図3】同実施形態のシステムで使用されるグラフィク スチップのトランスミッタの具体的な構成の一例を示す Χ.

【図4】本発明の第2実施形態に係るコンピュータシス テム構成を示すブロック図。

【図5】図4のシステムにおけるマルチディスプレイの 原理を説明するための図。

【図6】図4のシステムに設けられた2つのデジタルモ ニタ間で行われるマルチディスプレイの様子を示す図。

【図7】図4のシステムのグラフィクスチップ内に設け られた2つのグラフィクスエンジンの機能構成を示す **図**。

【図8】図4のシステムで用いられるグラフィクスチッ プの他の構成を示す図。

【符号の説明】

1 1 ··· C P U

15…グラフィクスチップ

16 ··· V R A M

151…グラフィクスエンジン

1 5 2 ··· D A C

153…パス

154…トランスミッタ

19…グラフィクスチップ

191, 192…グラフィクスエンジン

15

193, 194…セレクタ


* 195 ··· DAC


196…LCD制御回路


197…パス


198…トランスミッタ

*









フロントページの続き

Fターム(参考) 58069 BA03 BA05 BC02 KA02 5C082 AAO1 AA34 BAO2 BA12 BB15 BB22 CA64 CB05 DA56 DA66 MM09 MM10